台积电5nm芯片技术很先进?3nm技术已经提上日程

时间:2020-09-09 16:24:49 来源: 智东西 大风号


台积电在先进制程领先的道路上一往无前,计划3nm技术于2021年进入风险生产、在2022年开始量产,而英特尔的7nm预计最早推出也要到2022年末。

据介绍,相较5nm N5工艺,相同功耗下,台积电3nm N3性能可提高10-15%;相同性能下,N3功耗可降低25-30%;N3的逻辑密度、SRAM密度、模拟密度分别是N5的1.7倍、1.2倍、1.1倍。

同时,台积电总裁魏哲家宣布,台积电已整合旗下包括SoIC、InFO、CoWoS等3D封装技术平台,命名为台积电3D Fabric。

台积电高级副总裁Kevin Zhang和Y.P. Chin在预先录制的视频中提到,台积电正在其总部旁边正建设一个专注于2nm芯片研发的新研发中心,拥有8000名工程师,将运营一条先进的生产线,该项目的第一阶段将于2021年完成。

作为全球晶圆代工“一号玩家”,从台积电的分享,我们可以看到全球先进制程最前沿的芯片制造技术风向。

一、5nm今年下半年见,3nm后年量产

在今天的台积电技术研讨会,台积电介绍了5nm N5、N5P、N4工艺以及3nm N3工艺的PPA优化情况。

据悉,台积电5nm N5工艺广泛采用了EUV技术。相较7nm N7工艺,台积电N5工艺在相同功耗下的性能提高了15%,在相同性能下的功耗降低了30%,逻辑密度为N7的1.8倍。

台积电还提到,N5的缺陷密度学习曲线比N7快,这意味着5nm工艺将比其上一节点能更快地达到更高的良率。

N5P和N4属于5nm N5的增强版本。

N5P主要面向高性能应用,计划在2021年投入使用。与N5相比,同等功耗下,N5P的性能可提高5%;同等性能下,N5P的功耗可降低10%。

由于与N5节点在IP上兼容,因此台积电的5nm N4工艺可提供直接迁移,性能、功耗和密度均有所增强。台积电计划在2021年第四季度开始N4风险生产,目标是在2022年实现大批量生产。

相比5nm N5节点,台积电3nm N3在相同功耗下的性能可提高10-15%,在相同性能下的功耗可降低25-30%;逻辑密度提高70%,SRAM密度提高20%,模拟密度提高10%。

此外,台积电还介绍了专为IoT、移动和边缘设备等低功耗设备而设计的N12e工艺,该工艺是台积电12 nm FinFET节点的增强版,拥有更低功耗、更高性能,支持超低漏电器件和低至0.4V的超低Vdd设计。

#FormatImgID_0#

二、英特尔三星“摔跤”,台积电“紧俏”

近来先进制程的战场可谓是波澜起伏,英特尔制程进化再度跳票,三星频传良率不过关,唯有台积电一路喜讯不断,不仅股价持续飙涨,跃居全球第十大市值公司,还迎来制造出10亿颗7nm芯片的新里程碑。

从率先搞定7nm的那一刻起,台积电就成了整个“地球村”的希望。除了三星、英特尔这种自带先进制造厂的IDM巨头,大部分的头部芯片设计公司都跑到台积电7nm的门外排起长队。

原因无他,制程工艺越先进,芯片性能越高、功耗越低,在市场上越有竞争力。

台积电冲得不仅快,良率还高。2018年有超过50款7nm芯片量产,代工方都是台积电。2019年,台积电代工的7nm芯片设计更是超过100种。苹果、高通、华为、英伟达、AMD、赛灵思、联发科等芯片巨头都是台积电7nm的客户。

同时,台积电的7nm N7+工艺是全球第一个在大批量生产中采用EUV的节点,而向后兼容的N6逻辑密度又提高了18%。据台积电介绍,N6具有与N7相同的缺陷密度。

台积电2019年年报显示,这一年,台积电为499个客户生产10761种不同的芯片,在半导体制造领域市场占有率达52%。

从2020年上半年全球前大晶圆代工营收来看,台积电的营收超过2-9名代工营收的总和。

关键词: 台积电5nm

网站简介 网站团队 本网动态 友情链接 版权声明 我要投稿

Copyright© 2014-2020 中原网视台(www.hnmdtv.com) All rights reserved.